半導体受託生産世界最大手の台湾・TSMCは4月24日、「A16」と呼ばれる新しいプロセスの詳細を発表した。

同社では現在、3nmプロセスの拡張版である「N3E」の量産を進めており、2025年度後半には2nmプロセス「N2P」の生産開始を予定している。「A16」はそれよりもさらに微細な1.6nmプロセスで、2026年の生産開始を目指す。

「A16」プロセスは、前世代の2nmノードから採用されるGAA（Gate-All-Around）FETとともに、同社初のBSPDN（Back-Side-Power-Delivery-Network）である「Super Power Rail（SPR）」が採用される。これらが組み合わされることにより、「A16」プロセスは「N2P」に比べ、同じ電圧で最大10%のクロック・レート向上と、同じ周波数とトランジスタ数で15%から20%の消費電力削減、データセンター製品のチップ密度の最大1.10倍の向上が可能となる。また、トランジスタ密度を7％～10％向上させることもできるという。

また、SPRにより、フロントサイドの配線リソースを信号専用にすることができ、ロジック密度とパフォーマンスが向上するため、複雑な信号処理と高密度の電力供給ネットワークが必要な高性能コンピューティング（HPC）に最適であると同社は説明している。

なお、「A16」には高NA EUV露光装置は採用しない見込みであり、まずはAIデータセンターなど、スマートフォン以外の顧客が採用する可能性があるとしている。

同社のケビン・チャン事業開発担当上級副社長は、AIチップ企業からの需要があったために「A16」チップの早期開発に取り組むことになったと説明。同社が製品を供給するAI半導体大手、米NVIDIAからの要求があったとみられる。

「A16」が予定通りに生産開始すると、米Intelが2026年に市場投入を予定する「14A」と競合することになる。先端半導体の開発競争はますます熾烈をきわめる。

出典：TSMC ニュースリリース