Intel、AMD、メタ、マイクロソフト、クァルコム、サムスン、TSMC、google、arm、ASE groupの10社は、半導体チップのダイ間の相互接続のためのオープン規格「Universal Chiplet Interconnect Express」（UCIe）を推進する業界団体の設立と、同規格に基づく標準仕様「UCIe 1.0」を発表した。

チップレットは複数の異なる機能を持ったダイ（チップレット）をシリコンインターポーザ−を用いて短い距離で組み合わせることにより、これまでのモノリシックチップ以上に小型化、高性能化、省電力化といった性能の向上を後工程で実現させる技術。さらにそれぞれのダイサイズがモノリシックチップから縮小されることで、歩留まりの向上による利益向上とコスト削減を実現することもできる。また、異なる「構成要素」であるチップレットをうまく組み合わせることで、さまざまな使用モデルに対してカスタマイズされたソリューションを迅速に開発することも可能。さらに、それぞれの IP ブロックは、その機能に最適な異なる製造技術によって製造される。例えば、入力 / 出力（I/O）ブロックは旧式の製造技術で製造し、パフォーマンス重視のコンピューティング ブロックは最新世代の技術で構築するなど、異なるプロセスノードでそれぞれのチップを製造することができる。このような異種技術をマッチさせることで、すべての IP ポートフォリオを最先端テクノロジー ノードに移行する際に生じる長時間の遅延を回避できる。

このように多くのメリットをもたらすチップレットだが、いくつかの課題も存在する。パッケージ化やテストの複雑さによるコスト増、複数のチップレットに分割して設計することによる電源、面積、パフォーマンスのオーバーヘッドの発生の可能性、サプライ チェーンの複雑化などが主に挙げられる。これらのデメリットを打ち消すために、チップレットの採用に取り組む企業はUCIeを設立した。

同時に発表した新規格UCIe 1.0は、ダイ・ツー・ダイ間の物理I/O層やプロトコル、およびソフトウェア・スタックを対象とした標準仕様である。これを用いることによって、エンドユーザーはSoCのマルチベンダーエコシステムのチップレットコンポーネントを簡単に組み合わせることができるとしている。今後はダイやパッケージの物理的な仕様・規格（フォームファクタ）や管理、セキュリティなどのプロトコルの標準仕様の策定を計画しているという。

今回、同時にUCIeは、ホームページを立ち上げた。（https://www.uciexpress.org/）
同ホームページでは今回策定したUCIe1.0のスペックダウンロードを申請することが可能となっている。