キオクシアと米Western Degital（WDC)社は2023年3月30日、最新の218層3次元フラッシュメモリを発表した。

両社では、複数の独自プロセスやアーキテクチャを導入することで平面方向のスケーリングを可能にし、コスト削減を可能にした。平面方向と垂直方向のスケーリングのバランスにより、大容量をより少ない積層数、より小さなダイサイズ、魅力的なコストで実現することができるという。また、ウエハボンディング（基板貼り合わせ）技術を用いて、別々に製造したCMOS回路のウエハとメモリセルアレイのウエハを貼り合わせるCBA（CMOS directly Bonded to Array）技術を開発し、ビット密度の向上と高速なNAND I/O速度を実現した。

具体的には、218層の3次元フラッシュメモリは、4プレーン動作の1TbのTLC（Triple-Level-Cell）とQLC（Quad-Level-Cell）で展開し、革新的な平面方向のスケーリング技術の採用により、前世代より50％以上ビット密度の向上を実現している。またNAND I/O速度は前世代より60％向上した3.2Gbps以上を実現し、20％の書き込み性能と読み出しレイテンシの改善と相まって、全体的なパフォーマンス、ユーザビリティが向上しているという。

近年の3DNANDフラッシュメモリの開発競争では、業界トップの韓Samsungが236層品を2022年11月から量産開始。米Micronが2022年の7月に232層の量産を開始、SK Hynixはフローティングゲート(Floating　Gate)とは異なり、電荷を不導体に保存してセル間干渉問題を解決した技術であるCTF (Charge Trap Flash)を採用した世界最小サイズの238層品を発表し、上半期中の量産開始を予定している。今回のキオクシアの218層品によって、主要４社が200層超えの製品を製品を発表したことになる。