半導体設計ツール大手、米Synopsysは2025年4月23日、AIチップ設計と3Dマルチダイ設計のイノベーションを加速するため、半導体受託生産最大手の台TSMCとの継続的な協業をすると発表した。これによりSynopsysはTSMCに対し、最先端プロセス及び先端パッケージング技術に対応した堅牢なEDA及びIPソリューションを提供する。

両社は長年にわたる協力関係にあり、昨年9月には1兆個のトランジスタを搭載するAI向けチップの設計・製造を実現する技術開発のための協業を発表していた。今回、更なる協業を発表し、結びつきを強める。

具体的な協力内容としては、Synopsys.ai による設計の生産性と最適化を可能にする TSMC 「A16」(1.6nm)プロセスおよびN2P(2nm)プロセス上での認証済みデジタルおよびアナログフローの提供、さらに最近発表されたTSMCのA14(1.4nm)プロセスにおけるEDAフローの初期開発が挙げられる。両社は既存のN3P(3nm)設計ソリューションをベースとしたN3Cテクノロジーのツール認証に取り組んでいる。

また、超高密度3Dスタッキングの半導体設計をさらに加速するため、IC Validatorの3DIC CompilerはCoWoSテクノロジーをサポートし、5.5 倍のレチクルサイズのインターポーザーサイズを可能にする。これにより、ウェハオンウェハやチップオンウェハの先進的なパッケージング技術を活用し、次世代の HPC および AI チップの厳しい演算性能要件を満たすことができる。

さらに、3DIC Compilerは3Dbloxをサポートし、分析主導の実現可能性評価、プロトタイピング、およびフロアプランニングを行う単一の環境を提供する。これにより、高スループットのルーティング自動化を実現し、超高密度インターコネクトと生産性向上を可能とする。

Synopsysの戦略・製品管理担当シニアバイスプレジデントであるSanjay Bali氏は両社の協業に関して、「最先端のプロセス技術向けに最適化されたミッションクリティカルなEDA およびIPソリューションを提供することで、アングストロームスケール設計における半導体業界の革新のスピードを加速している」と述べた。

また、TSMCの先進技術事業開発担当シニアディレクターである Lipen Yuan氏は「Synopsys のような Open Innovation Platform® (OIP) 設計エコシステムのパートナーと緊密に連携することは、TSMC の先進的なプロセス上で設計目標を満たし、あるいは超えるために不可欠な認証済みフローと高品質な IP をお客様に提供する上で極めて重要だ」と述べた。