キオクシアとWestern Degital（WD）社は2021年2月18日、第6世代となる162層3次元フラッシュメモリ技術を開発したことを発表した。
この第6世代3次元フラッシュメモリには、従来の8列配置したメモリホールアレイよりも先進的な構造を採用し、第5世代技術と比較して、平面方向のセルアレイ密度を最大10%向上させている。この平面方向のスケーリングの進化と、162層を垂直方向に積層したメモリを組み合わせることで、112層の第5世代と比較してダイサイズを40％削減し、コストの最適化を実現した。
さらにCircuit Under Array CMOS配置技術と4プレーン動作を採用し、その結果、前世代と比較して書き込み性能が2.4倍近く向上し、読み出し遅延は10％短縮した。I/O性能も66％向上したことで次世代のインターフェースに準拠し、一段と高まる転送速度の高速化ニーズへの対応が可能になった。
以上の技術革新により、この新しい3次元フラッシュメモリ技術は、ビットあたりのコストを削減し、同様にウェーハあたりの製造ビット数を前世代と比較して70%増加させている。