大日本印刷(DNP)は、半導体の回路パターン形成に使用するナノインプリントリソグラフィ(NIL)向けに、回路線幅10nmのテンプレートを開発したと発表した。1.4nm世代相当のロジック半導体にも対応し、NAND型フラッシュメモリに加え、スマートフォンやデータセンター向けの最先端ロジック半導体の微細化ニーズに応える。

AI(人工知能)の普及や機器の高性能化に伴い、先端半導体は一層の微細化が求められており、EUV(極端紫外線)露光装置を用いた生産が進んでいる。一方で、生産ライン構築や露光工程には多くのコストや電力が必要であることが課題であった。特にEUV露光装置は1台300億円程度と高額であり、半導体メーカーにとってはかなりの負担となる。

キヤノンが開発したナノインプリントは、ウエーハに押印するようにして回路を形成する。具体的には、回路パターンを刻んだテンプレートを基板に直接圧着し、回路を転写するのであるが、DNPはそこで使うテンプレートを開発、製造している。今回、材料の選定や条件設定を見直し、半導体の回路の密度を2倍にするダブルパターニングを活用し、NILテンプレートの微細化に成功、回路線幅10nmを実現した。このテンプレートを使用することで、従来のArFやEUVなどの露光工程と比較し、電力消費量を10分の1に抑えることができるという。

DNPは現在、半導体メーカーによるNIL用テンプレートの評価ワークを開始しており、2027年の量産開始を目指している。なお、キヤノンのナノインプリント装置は1台数十億円程度とEUV露光装置に比べて導入費は非常に格安である。処理速度の向上など、課題も多いため、ナノインプリント装置を量産ラインに採用した企業は現状ではまだ存在しないが、NIL用テンプレートの量産が開始されれば、AI向け等の先端半導体の製造コストが大幅に下がる可能性があり、今後に注目したい。

出典：大日本印刷　ニュース