米Cadence Design Systems (Cadence)は、NVIDIAとの協業を通じて、「Palladium Dynamic Power Analysis (DPA) App」を開発したと発表した。この新技術は、数億個のトランジスタを持つ大規模なAIチップ設計において、数時間にわたる数十億サイクル分の消費電力を、97%という高精度で分析することを可能にする。

近年、AIや機械学習の計算要件が爆発的に増加する中、チップ設計者は、実際の動作条件下での正確な消費電力予測という難題に直面していた。従来の分析ツールでは、せいぜい数十万サイクル分の分析しかできず、実用的な時間内での完了は不可能だった。

今回、CadenceはNVIDIAと緊密に連携し、ハードウェア支援による電力加速技術と並列処理のイノベーションを組み合わせることで、この課題を克服した。これにより、設計の初期段階で、これまで不可能だった精度での消費電力分析が可能となり、よりエネルギー効率の高いチップ開発と市場投入までの時間短縮に大きく貢献する。

Cadenceのディラージ・ゴスワミ コーポレートバイスプレジデントは、「このプロジェクトは、数時間に数十億サイクルを処理するという限界を再定義した」と述べ、顧客が電力目標を自信を持って達成できるようになると強調した。

NVIDIAのナレンドラ・コンダ ハードウェアエンジニアリング担当バイスプレジデントも、「CadenceのEDAにおけるリーダーシップとNVIDIAのアクセラレーテッド・コンピューティングの専門知識を組み合わせることで、よりエネルギー効率の高いプラットフォームを設計できるようになる」と、今回の協業の重要性を語った。