メモリ大手の韓SK hynixは2025年6月10日、京都で開催されたIEEE VLSIシンポジウム2025において、「DRAM未来技術ロードマップ」を発表し、持続可能なイノベーションの方向性を示した。

ロードマップは10日に行われた同社のチャ・ソンヨンCTOの基調演説の中で発表された。チャCTOは「現在のテックプラットフォームを適用した微細プロセスはだんだんと性能と容量を改善しにくい局面に差し掛かりつつある」とし、10nm以下で4F² VGプラットフォームを準備していると明らかにした。現在公式で開発された最新のDRAMは11～12nm水準であるが、同社はさらに微細なプロセスが要求される10nm以下のDRAM開発に向け、さらに高い技術を適用するということである。

4F² VGプラットフォームはDRAMのセルの面積を最小化し、垂直ゲート構造を通して高集積、高速、低電力DRAMを実現する技術である。現在主流の6F²セルに比べ、同一面積に多くのセルを搭載できる。また、回路部をセル領域の下に配置するウエーハボンディング技術を適用すれば、セル効率に加え、電気的特性まで改善が可能となる。

チャCTOは4F² VGプラットフォームに加え、3D DRAMも次世代DRAMの革新技術の一つであるとした。3D DRAMはセルを垂直に積んで容量効率を高める技術である。一般的にこの技術は積層数に比例して製造費用が増加するとされているが、同社は技術革新を通してこれを克服し、競争力を確保する方針を示した。

チャCTOは「2010年前後にも、DRAM技術は20nmが限界であるという展望が多かったが、持続的な技術革新を通して現在に至った」とし、「今後DRAM技術開発に参与する若いエンジニアのみちしるべになる中長期技術革新ビジョンを提示し、業界と協力しDRAMの未来を現実にしていく」と述べた。

同社はコア素材とDRAM構成要素全般に関して技術の高度化を推進し、今後30年間DRAM技術の進化を持続させることのできる基盤を構築していくとした。