電子設計自動化(EDA)ソフトウェア大手の米Cadenceは4月17日、業界最速のHBM4 12.8GbpsメモリIPソリューションを開発したと発表した。次世代AIトレーニングやHPCハードウェアシステム向けのSoCの高まるメモリ帯域幅に対応する。従来のHBM3E向けIP製品と比較して、メモリ帯域幅は2倍、電力効率は20%向上、面積効率は50%向上、I/O数は2倍となっている。

同社の新しいHBM4 IPの最大の特徴はその速度であり、HBM4 DRAMのデバイス速度を60%上回る12.8Gbpsを実現した。これはクラス最高速データレートとなる。メモリ大手の韓SK hynixや韓サムスン電子、米Micron Technologyの最新のHBM3Eデバイスは8～10.4Gbpsであり、それに匹敵するDRAMの提供にまでは至っていないことを考えると、いかに優れた性能であるかがわかる。

また、このメモリサブシステムソリューションはPHYと高性能コントローラを含む。同ソリューションのHBM4 PHYはTSMCの3nmおよび最先端の2nmプロセスでドロップインのハードマクロとして提供される一方、HBM4コントローラはソフトRTLマクロとして提供される。そのほか、高性能で低遅延のアーキテクチャに加え、RAS(信頼性、可用性、保守性)およびBIST(ビルトインセルフテスト)機能も搭載している。

同社のシリコン・ソリューション・グループ担当シニア・バイス・プレジデント兼GM(ゼネラルマネージャー)を務めるBoyd Phelps氏は「生成AIやエージェント型AIアプリケーションの普及と、それに伴うAIワークロードの増加により、AIハードウェアシステムの効率を向上させるために、電力をさらに消費することなく、より高いメモリ帯域幅が求められる」とし、同社のHBM4ソリューションについて、「このメモリ帯域幅に対する飽くなきニーズに対応する」と述べ、大きな期待を示した。

なお、同ソリューションはJEDECのJESD270-4規格に準拠しており、同社は同規格準拠のHBM4ソリューションを提供する初のIPベンダーとなる。