キオクシアは2025年12月10日、米サンフランシスコで開催されたIEEEの電子素子に関する国際会議IEDM(International Electron Devices Meeting)にて、高密度・低消費電力3D DRAMの実用化に向けた基盤技術として高積層可能な酸化物半導体(InGaZnO)チャネルトランジスタ技術を開発したと発表した。

AIサーバーやIoT機器の普及に伴い、DRAMにはさらなる大容量化と消費電力の低減が求められている。従来のDRAMではメモリセルの微細化が物理限界に近づいており、さらなる大容量化に向け、メモリセルの3次元(3D)積層化の研究が進んでいる。ところが、メモリセル積層の際、トランジスタのチャネル材料として単結晶シリコンを使用すると、製造コストが高くなるうえ、容量増加に伴うリフレッシュ電力の増加も課題となっていた。

同社はこうした課題に対する研究の成果として、昨年の「IEDM2024」では酸化物半導体の縦型トランジスタを用いたOCTRAM(Oxide-Semiconductor Channel Transistor DRAM)を発表、極めて低いオフ電流を実現していた。今回、OCTRAMの3D化に向けて、高積層可能な酸化物半導体チャネルトランジスタ技術を開発、トランジスタを8層積層し、動作することを確認した。

この技術では、一般的なSi酸化膜とSi窒化膜を積層膜として使用し、Si窒化膜領域を酸化物半導体にリプレースすることで、縦方向に一括で横型トランジスタを形成するプロセスを採用するとともに、縦方向のピッチのスケーリングを可能とする3Dメモリセル構造も導入した。これにより、メモリセル積層化におけるコストの課題の克服が期待される。加えて、酸化物半導体の低いオフ電流により、リフレッシュ電力の削減も期待される。また、実証実験では、リプレースで形成した横型トランジスタの高いオン電流(>30μA)と極低オフ電流(<1aA, 10^-18A)を実証したという。

同社はこの技術を3D DRAMの核心技術として位置付け、今後も3D DRAMの実用化に向け、研究開発を進めるとした。

出典：キオクシア株式会社　プレスリリース