Seminar
セミナー
AI用を始めとする半導体の高集積化要求は、GAA、CFET等のゲート構造3次元化やチップレット・パッケージング等の技術開発を加速させているが、BEOL(Back End of Line)配線においても、従来のCu Dual Damasceneによる多層配線形成に替わる新材料や新製造技術の開発が強く求められている。またBEOL配線の電源ライン構造を根本的に変えるBSPDN(Back Side Power Distribution Network)の適用も控えている事は周知である。 本セミナーでは、BEOL配線の最先端開発およびゲート~BEOL~パッケージの半導体製造全般に渡るキー技術となったCMP開発に携われているお二人をお招きし、技術動向に迫ります。
【講師紹介】
1984 京都大学原子核工学科修士課程修了、日本電気入社 半導体プロセス開発 2002 日本電気退社、東京精密入社 CMP装置事業部長 2006 東京精密退社、ニッタハース入社 テクニカルサポートセンター長等 2013 ニッタハース退社、ディスコ入社 新規事業開発 2014 九州大学工学部機械工学科 博士号取得 2015 ディスコ退社、ISTL設立 2018 中小企業診断士取得
2006年からIBM Research, Albanyにて先端配線技術開発に従事。1994年から1997年、スタンフォード大学 (客員研究員) でのCu配線技術の研究以来、Cu配線技術の研究開発に従事。 株式会社 東芝、川崎製鉄 株式会社 、AMD (Advanced Micro Devices) Inc.、ソニー 株式会社 を経て現職。 東京大学工学部、学士 (1982) , 修士 (1984) , 博士 (1994) 。
昨年11月に金沢で開催されたCMPの国際会議ICPT2023は550名を超える参加者が世界中から集まりCMPの最新の研究成果について発表が行われた。本セミナーではその発表内容から見えてくるデバイスの技術トレンド、それを実現するためのCMPの課題や方向性などについて解説する。
・Chiplet/BSPDN技術展開による配線技術のトレンド ・Cu配線の微細化・延命 ・Reverse Selective BarrierによるVia抵抗の低減 ・新規Liner Materialの導入 ・Dual DamasceneからSingle Damasceneへの移行 ・Subtractive Ruの実用化は? ・2D conductors, barrierの研究動向 ・MLG (multi layered graphen) ・TMD (transition metal dicarcogenite) ・Topological Metal ・EUV Double Patterning, High N/A EUVの配線技術への影響
◇お申込後、弊社より請求書をお送りいたします。御社の支払いサイクルに沿う形でお支払いをお願い致します。
◇開催7日前以降のキャンセルはお受けいたしかねますのでご了承ください。 (申し込まれた方がご都合の悪い場合は、代理の方がご出席ください)
半導体/MEMS/ディスプレイのWEBEXHIBITION(WEB展示会)による製品・サービスのマッチングサービス SEMI-NET(セミネット)