セミナー概要

TSMC、GlobalFoundries、Samsung Electronicsなどが7nmプロセスの量産技術の開発を発表、量産も目前に迫っています。同レベルからはEUVの量産導入がされ、製造プロセスが大きく変わっていくことになります。さらに5nm以降を目指して、ゲート電極材料をはじめとして、新材料、新プロセスの採用も検討されていきます。

本セミナーでは、このように半導体技術の転換期である7nm世代のデバイス技術、プロセス技術の現状と展望について、第1線の研究者、エンジニアを講師にお招きして、最先端の情報を提供いたしますので、奮ってご参加のほど、よろしくお願いいたします。

下記セミナーは、盛況のうちに終了いたしました。
講師の皆様並びにご受講いただいた皆様、誠に有難うございました。

厚く御礼申し上げます。

開催日時 2018年9月14日（金）13:00〜17:00
会場（アクセス） 「アルガティア市ヶ谷（私学会館）」 7F　「白根」会議室
（東京メトロ有楽町線・南北線市ヶ谷駅 1またはA1出口から徒歩2分）
定員 50名
受講料 38,000円 （税別）※テキスト、コーヒー代含む

プログラム

時間 セミナー内容（一部変更する場合がございます）
13:00-14:30

「最先端ロジックデバイスの現状と展望」

東京工業大学　工学院　電気電子系　電気電子コース　教授　若林 整氏

＜アブストラクト＞

1.ロジックLSIチップやSoC/IoTモジュールに使用されるトランジスタ技術
2.FinFETを含む微細デバイスに関するBenchmark
3.7 nmよりも微細な領域での候補技術である積層Nanowire FETなどの動向
14:30-14:45 コーヒーブレイク
（*若林先生との名刺交換はコーヒーブレイクの時間をご利用ください）
14:45-15:40

「BEOL Technology for beyond 7nm mode」

IBM Albany Nanotech 　　Dr. Devika Sil氏 　(*英語での講義となります)

15:45-16:45

「日本のファウンドリビジネスの現状とCMPに求められる技術」

三重富士通セミコンダクター株式会社　プロセス開発統括部
第二プロセス開発部　　担当部長　井谷 直毅氏

＜アブストラクト＞

1.三重富士通セミコンダクターの紹介と日本のファウンドリビジネスの現状
2.富士通におけるCMPの歴史
3.CMPに求められる技術（アナログ、パワー向け）
　3−1.多岐にわたる半導体への対応
　3−2.高品質への対応、欠陥の低減、ばらつきの低減
　3−3.継続したコストダウン

16:45-17:00 名刺交換