BSPDN（Backside Power Distribute Network）は、トランジスタ上に電力を供給する電源線と、信号の授受を行う信号線が混在配置されていたものを、信号線を表面に、電源線を裏面に分岐させる技術だが、TSMC、Intelはロードマップ量産化することを明言しており、Intelでは2025年内に量産するIntel18Aで採用するとしており、量産化が間近となっている。

今回のセミナーでは、今後先端ロジックでは標準採用されるBSPDN技術がどのように影響を与えるのか、そしてどのように製造されるのかを、日本で先端半導体の技術開発に従事するお二人をお招きし、BSPDNの内容、動向について解説していただきます。

プログラム

時間

セミナー内容（一部変更する場合がございます）

14:10〜15:40

「BSPDNで採用されるプロセスとその課題」
講師：井上 史大 氏（横浜国立大学 准教授）

  1. BSPDNとは？
  2. 各種集積方式
  3. 接合とHolistic Lithography
  4. 薄化技術 (エッジエンジニアリング)
  5. 放熱課題

15:40〜16:00

休憩

16:00〜17:00

「未定」
講師：若林 整 氏（東京科学大学 教授）

※オンライン講演

【講師紹介】

第一部：井上 史大 氏（横浜国立大学　准教授）

2011年3月-2014年10月　    　  imec   滞在研究員
2013年4月-2014年10月　　　東北大学   日本学術振興会特別研究員
2014年10月-2021年3月　　　imec   研究員
2021年4月-現在　　　　　　専任   横浜国立大学   大学院工学研究院   システムの創生部門   准教授
2024年4月-現在　　　　　　兼任   横浜国立大学   総合学術高等研究院  半導体量子集積エレクトロニクス研究センター   副センター長
2024年10月-現在　　　　　  兼任   北海道大学   量子集積エレクトロニクス研究センター   特任准教授(クロスアポイントメント)
2025年3月-現在　　　　　　LSTC　3Dパッケージング部門　副部門長

第二部：若林 整 氏 （東京科学大学　教授）

〈略歴〉​
1993年　東京工業大学修士課程修了​
1993年　NEC(株)入社​
2000-2001年　MIT　Microsystem Technology Labs.客員​
2003年　東京工業大学　博士(工学)　学位取得​
2006年　ソニー(株)入社​
2013年 　東京工業大学工学院 教授就任　現在に至る​
2016年よりJST/CREST研究代表者​
2018年より東工大 地球インクルーシブセンシング研究機構 機構長兼任​

〈学会活動〉​
応用物理学会 理事​
エレクトロニクス実装学会 理事​
日本MOT学会 理事​
IEEE, EDS, BoG Members-at-Large​
IEEE/JSAP, Symposia on VLSI Technology and Circuits, Executive member​
IEEE, Electron Devices Technology and Manufacturing, Advisory committee member​
IEEE/IRDS, JSAP/SDRJ運営委員　他

 

開催日時

 2025年6月27日（金）14:00〜17:00

開催場所

 【会場】プラザエフ（各線四ツ谷駅 より徒歩1分）
【オンライン】zoom

定員

 会場 ：30名
オンライン：200名

受講料

 個人参加（会場/オンライン）：30,800円（税込み）
5名までのグループ参加（オンラインのみ）：63,800円（税込み）

◇お申込後、弊社より請求書をお送りいたします。御社の支払いサイクルに沿う形でお支払いをお願い致します。

◇開催７日前以降のキャンセルはお受けいたしかねますのでご了承ください。
（申し込まれた方がご都合の悪い場合は、代理の方がご出席ください）