キオクシアと米Sandiskは2月19日、米サンフランシスコで開催された「ISSCC2025」において、第10世代のNAND型フラッシュメモリを開発したと発表した。積層数は332層と従来の218層から増やした。インターフェース速度は現在量産する第8世代に比べ33%向上したうえ、更なる低消費電力化も実現した。人工知能(AI)向けデータセンターなどへの活用が期待される。

今回発表した技術は第8世代と同様に相補型金属酸化膜半導体(CMOS)ロジックとメモリを別々のプロセスで製造して貼り合わせるCBA(CMOS directly Bonded to Array)技術を活用。また、これに加え、最新のToggle DDR6.0インターフェースを導入し、Command/Address入力用のバスとデータ転送用のバスを完全に異なるバスに分けて並列で使うことで、データ入出力の時間が短くなる技術であるSCA(Separate Command Address)プロトコルや、既存の1.2Vの電源に加え、より低い電圧の電源も活用することでさらなる消費電力の低減に有効なPI-LTT(Power Isolated Low-Tapped Termination)技術を活用している。

こうした技術により、新たな第10世代品は第8世代品に比べ、インターフェース速度は33%向上した4.8Gb/秒を実現した。また、データ出入力時の電力効率は入力時に10%、出力時に34%改善した。また、積層数は332層とし、フロアプランの最適化による平面方向の高密度化をすることで、単位面積当たりの記憶容量は59%向上した。第8世代品のメモリ密度の公表値は18.3Gb/mm²であるため、第10世代品のメモリ密度はおおよそで29Gb/mm²となる。

第10世代品は今後国内で生産されるが、具体的な時期は未定となっている。また、両社は第8世代との中間世代となる第9世代品についても開発を進めているとも発表。第9世代品ではCBA技術により、新しいCMOS技術と既存のメモリセル技術を組み合わせ、投資効率が良い高性能、低消費電力の製品を展開するとしている。