セミナー概要

生成AIによるサービスが開始されたことにより、ハイパースケーラーは、AIアクセラレータと呼ばれるデータ学習用チップを大量に導入しはじめた。これらのチップは、チップレット化や、最大12層にもDRAMを積層したHBMなどの、半導体製造における最先端パッケージング技術を取り入れて製造されている。一方で、最先端技術を使いながらも、これらのチップには、さらなる省エネルギー化や、チップが集積される中での放熱性の向上など、課題も多く残されている。​

今回はチップレット、３D積層技術について、先端領域で研究・開発を行うお二人を招いて、開発動向と材料技術を中心にご講演をいただきます。​

【講師紹介】

第一部：加藤　禎明　氏
（株式会社レゾナック　パッケージングソリューションセンター　JOINT2チームリーダー）​

2005年 新潟大学大学院 自然科学研究科 修了 (専攻：反応有機化学) ​
同年 旧日立化成（現レゾナック）に入社し感光性関連材料の開発に12年間従事。 ​
2017年より4年間、中国 蘇州に駐在し新材料の研究や感光性材料の開発に従事。 ​
2021年 帰任しパッケージングソリューションセンターに所属。 ​
2.xDパッケージの材料･プロセス開発を目的とした新コンソーシアム「JOINT2」の設立に携わり、現在に至る。​

 

第二部：八甫谷　明彦　氏
（株式会社ダイセル　スマートSBU 事業推進室 戦略企画グループグループリーダー）

株式会社東芝にて、ノートPC、 HDD、モバイル機器、TV、LED照明、車載などのエレクトロニクス実装設計、開発、及び半導体後工程、​モジュールの開発、先端接合技術の事業に従事、大学客員教授歴任、現在は、株式会社ダイセルで電子材料、加工品の事業戦略、ポスト​5G向け高周波プリント配線板や半導体先端パッケージング材料の開発に従事。​

  • エレクトロニクス実装学会　材料環境技術委員会　委員長​
  • よこはま高度実装技術コンソーシアム　理事​
  • 一般社団法人日本実装技術振興協会　理事​

 

開催日時

 2023年5月24日（金）13:30〜17:00

開催場所

 会場：連合会館（東京都千代田区）
オンライン : Zoom

定員

 会場：50名
オンライン（Zoom）：200名

受講料

 会場・オンライン：¥28,000（税込み¥30,800）
グループ（5名まで参加可能）¥58,000（税込み¥63,800）

プログラム

 

時間

セミナー内容（一部変更する場合がございます）

13:35〜15:05

「次世代半導体パッケージ評価コンソーシアムJOINT2の開発進捗状況と技術課題」

講師：加藤　禎明　氏
（株式会社レゾナック　パッケージングソリューションセンター　JOINT2チームリーダー）​

JOINT2の３つの開発テーマの進捗状況と技術課題について報告する。​

①微細バンプ接合：CoW (Chip on Wafer)プロセスにおける15μmピッチ以下のバンプ接合･充填･封止を行い工程毎の課題を見出した。​
②微細配線形成：2種類のインターポーザー(多層RDL ならびに チップ埋め込み)の組立を行い、微細配線形成の実力を評価した。​
③大型基板信頼性：120×120mmの大型パッケージ基板を作製しインターポーザーを搭載、その後マザーボードへBGA接合のうえ信頼性評価を実施した。​

15:05〜15:20

休憩

15:20〜16:50

「半導体先端パッケージを支える材料技術の動向と開発事例」

八甫谷　明彦　氏
（株式会社ダイセル　スマートSBU 事業推進室 戦略企画グループグループリーダー）

微細化によるムーアの法則が限界を迎える中で、3D、チップ レットなどの半導体先端パッケージが注目され、これらを支える材料​については、日本は非常に高い技術、シェアを 持っている。半導体先端パッケージにおける世界をリードする材料技術についての​動向を述べ、チップ間接続技術、微細配線、高周波対応技術などの開発事例について解説する。​

◇お申込後、弊社より請求書をお送りいたします。御社の支払いサイクルに沿う形でお支払いをお願い致します。

◇開催７日前以降のキャンセルはお受けいたしかねますのでご了承ください。
（申し込まれた方がご都合の悪い場合は、代理の方がご出席ください）