セミナー概要

IntelがEMIBの本格的な増産を計画しています。また、昨年12月11日の Intel’s Architecture DayにてFoverosと呼ぶMPUのチップレット構造を発表しました。AMDもチップレット構造でサーバーMPUマーケットへ復帰し、さらにチップレット戦略を加速する事でIntelを猛追します。IRDSのロードマップはEUVによる5n以後のプロセスが可能として2030年1.5nmまでムーア則は続けられるとしています。

しかし、GFはすでに7nmの投資を見送りました。さらにSamsungも3nm以後に関しての投資については不透明さを示唆しています。TSMCのみが走る3nmをAppleやQualcommは使うのか？5nmからモバイルAPもSiP構造とするのか？

一方、FO-PLPは中国におけるIoT用中核を担うロジック製品のSiP展開のための重要な位置づけとされ、LCD製造各社が一斉に開発に着手しています。

本セミナーは、世界的に活躍されている西尾俊彦氏を招いて、モバイルからサーバーまでのヘテロジェニアスSiP用のFO-WLP/PLP、2.1/2.3/2.5/3Dの展開を眺望します。奮ってご参加のほどよろしくお願いいたします。

下記セミナーは、盛況のうちに終了いたしました。
講師の皆様並びにご受講いただいた皆様、誠に有難うございました。

厚く御礼申し上げます。

開催日時 2019年2月19日（火）13:00-17:00
会場（アクセス） 「連合会館（旧名称：総評会館）」 201会議室
（東京メトロ千代田線 新御茶ノ水駅 B3出口直結）
講師 株式会社SBRテクノロジー　代表取締役　西尾 俊彦 氏（元IBM・STATSchipPAC）
定員 50名
受講料 38,000円 （税別）※テキスト、コーヒー代含む

プログラム

時間 セミナー内容（一部変更する場合がございます）
13:00-14:30 Intel、AMDのチップレットパッケージ戦略
14.30-14:45 コーヒーブレイク
14:45-15:45 ヘテロジニアスパッケージの現状と展望
15:45-15:55 ブレイク
15:55-16:40 中国におけるパッケージビジネスの新展開
16:40-17:00 名刺交換会

注意事項

◇お申込後、弊社より請求書をお送りいたします。受講料はセミナー前日までにお支払いください。
（支払サイクル等の関係でご都合が悪い場合はご相談ください）

◇開催７日前以降のキャンセルはお受けいたしかねますのでご了承ください。
（申し込まれた方がご都合の悪い場合は、代理の方がご出席ください）