近年では、半導体技術の進化に伴い、パッケージング技術の高度化が求められています。特に、Chiplet統合やファンアウト型実装、微細加工技術などが注目を集めており、性能向上とコスト低減の両立が業界の課題となっています。本セミナーでは、先端パッケージにおけるパネルレベル基板プロセスの最新動向と技術的課題について、実例を交えながら体系的に解説します。

プログラム

時間

セミナー内容（一部変更する場合がございます）

13:05〜14:05

「先端パネルレベルパッケーッジの現状と課題」
講師：西田 秀行 氏（NEP Tech S&S）

半導体技術は長年にわたり微細化を中心に進化してきたが、Moore の法則の鈍 化により、従来のスケーリング戦略のみでは性能向上やコスト低減が困難になりつつ ある。本講演では、次世代半導体アーキテクチャとして期待される Chiplet- Integration に注目し、その背景、技術内容、導入事例、そして課題を体系的に整理 する。まず、Chiplet の概念とその利点を示し、異なるプロセスノードの IP 統合、歩留 まり改善、カスタマイズ性向上といった効果について説明する。続いて、実装を支える 主要要素技術として、CoWoS、FoWLP/PLP、Micro Bump、Hybrid Bonding、RDL、 Silicon Bridge、さらには BSPDN などの最新技術動向を概説する。一方で、標準化 の遅れ、テスト容易性、設計複雑性、熱・電力制御といった課題も顕在化している。本 講演では、それらの課題に対する業界の取り組みと今後の展望についても考察する。

  1. 諸言
  2. 背景2.1 Slowing Moore
    2.2 Chiplet Integration への期待
  3. “CHIPLET”とは

3.1 定義
　　　3.2 長所(“CHIPLET”への期待)
　　　3.3 Chiplet Integration の 採用/実用事例

4. Chiplet の要素技術
4.1 CoWoS(Chip on Wafer on Substrate)
4.2 FoWLP/PLP(Fanout Wafer/Panel Level Package) 4.3 Micro Bump
4.4 Hybrid Bonding
4.5 RDL(Re-Distribution Layer)
4.6 Silicon Bridge
4.7 BSPDN(Back Side Power Delivery Network)

5. Chiplet の課題 6. 結言
14:05〜14:45

「ファンアウトパッケージからパネルインターポーザーへ　―有機材料から見る先端実装の動向―」
講師：乃万 裕一氏（株式会社レゾナック）

AI用途の半導体実装に用いられるインターポーザーは大型化する傾向にあり、300 mm径のシリコンウエハを使う場合、取り数の減少が懸念される。そのため、ファンアウトパッケージに使われる再配線層形成技術や封止成型技術を応用した、パネルインターポーザーの研究開発が進んでいる。本講演は、各種実装材料を用いたファンアウトパッケージの試作評価内容を振り返りつつ、パネルインターポーザーに向けた取り組みを紹介する。

  1. ファンアウトパッケージの振り返り

  2. Die-first, RDL-first

  3. Fan-out WLP, PLP

  4. RDLやEMCを用いた試作評価事例

  5. パネルインターポーザーに向けた取り組み

    　　・JOINT2での試作評価事例

    　　・JOINT3の概要説明

14:45〜15:05

休憩

15:05〜15:55

「先端パッケージパネルレベルの進化を支える半導体微細加工技術」
講師：森川 泰宏 氏（株式会社アルバック）

高性能且つ低消費電力を両立するAIハードウエア実現には3D・Chipletが不可欠であり、後工程先端実装分野の注目度が急速に高まっている。本講演では最新の先端実装動向を交えつつ、パネルレベルプロセスの進化を支える半導体微細加工技術について紹介する。

・パッケージサブストレート向けビルドアッププロセス

・ガラスコアTGV向けプロセス

・高密度インターポーザ向けRDLプロセス

15:55〜16:45

「パネルレベルパッケージ用の露光技術の現状と展望」
講師：佐藤 仁 氏（株式会社オーク製作所）

近年Advanced Packageのサイズ大型化に伴いパネルレベルパッケージの開発が急速に進んでいる。
また半導体後工程プロセスに近い微細化の要求もつようくなっており、その中でオーク製作所の上市した２つの装置技術とその将来展望を紹介する。

１．L/S1umパターン形成できるダイレクトイメージ露光技術

２．φ5um以下の層間接続ビアを形成できるエキシマ加工技術

 

開催日時

 2025年11月21日（金）13:00〜17:00

開催場所

 【会場】プラザエフ（各線四ツ谷駅より徒歩1分）
【オンライン】zoom

定員

 会場 ：30名
オンライン：200名

受講料

 個人参加（会場/オンライン）：30,800円（税込み）
5名までのグループ参加（オンラインのみ）：63,800円（税込み）

◇ご講演資料の配布有無に関しては講師の皆様に一任しております。

◇開催７日前以降のキャンセルはお受けいたしかねますのでご了承ください。
（申し込まれた方がご都合の悪い場合は、代理の方がご出席ください）

◇帳票類のダウンロードについて
請求書・領収書・納品書の帳票類は、SEMI-NET EC内マイページの「注文履歴」よりダウンロードいただけます。
「注文履歴」内の「詳細・帳票」ボタンをクリックし、各帳票をダウンロードしてください。