Seminar
セミナー
本セミナーでは、2nm世代以降の半導体技術に焦点を当て、プロセス技術、リソグラフィ技術、そしてロジック配線技術の最新動向を詳しく解説します。現在の半導体産業では、2nm以下の微細化が進む中で、技術開発はますます高度化し、複雑化しています。本セミナーでは、最前線で活躍する専門家が、2nm以降の技術課題や新たな技術革新の方向性について、具体的な事例を交えながら説明します。 リソグラフィ分野では、EUV(極端紫外線)技術が3世代目となる2nmノード以降の技術動向を追い、さらなる微細化を可能にするレジスト技術の進展について掘り下げます。また、1.4nm世代への移行に向けたHigh-NA技術の導入可能性にも触れ、今後のリソグラフィの方向性を示します。 さらに、ロジック配線技術においては、裏面配線技術(BSPDN)の進展や2nm微細配線の新規導入技術、さらには1.4nm以降のルテニウム(Ru)配線、2D材料や金属間化合物の可能性について、今後の展望を交えながら解説します。 業界をリードする最先端技術を学び、今後の技術戦略を立てるための貴重な機会です。半導体業界のエンジニアや研究者の皆様、ぜひご参加ください。
ロジック2nm世代はEUVが適用されて3世代目のノードとなる。すでに1回露光では不十分でマルチパターニングが適用されるような世代であり、レジスト側への要求も高くなっている。 また14A世代ではHigh-NAが適用される可能性もある。 本講演では2nm世代以降のリソグラフィ技術とそれに向けたレジスト技術について説明を行う。
【講師紹介】
〈略歴〉 1993年 東京工業大学修士課程修了 1993年 NEC(株)入社 2000-2001年 MIT Microsystem Technology Labs.客員 2003年 東京工業大学 博士(工学) 学位取得 2006年 ソニー(株)入社 2013年 東京工業大学工学院 教授就任 現在に至る 2016年よりJST/CREST研究代表者 2018年より東工大 地球インクルーシブセンシング研究機構 機構長兼任
〈学会活動〉 応用物理学会 理事 エレクトロニクス実装学会 理事 日本MOT学会 理事 IEEE, EDS, BoG Members-at-Large IEEE/JSAP, Symposia on VLSI Technology and Circuits, Executive member IEEE, Electron Devices Technology and Manufacturing, Advisory committee member IEEE/IRDS, JSAP/SDRJ運営委員 他
1995年 東京応化工業 入社 以降 フォトレジスト開発に従事 オランダ、US, 韓国など海外赴任経験を経て、現在も前工程用フォトレジストの開発を担当 IRDS Litho-IFTのメンバー。
2006年からIBM Research, Albanyにて先端配線技術開発に従事。1994年から1997年、スタンフォード大学 (客員研究員) でのCu配線技術の研究以来、Cu配線技術の研究開発に従事。 株式会社 東芝、川崎製鉄 株式会社 、AMD (Advanced Micro Devices) Inc.、ソニー 株式会社 を経て現職。 東京大学工学部、学士 (1982) , 修士 (1984) , 博士 (1994) 。
◇お申込後、弊社より請求書をお送りいたします。御社の支払いサイクルに沿う形でお支払いをお願い致します。
◇開催7日前以降のキャンセルはお受けいたしかねますのでご了承ください。 (申し込まれた方がご都合の悪い場合は、代理の方がご出席ください)
半導体/MEMS/ディスプレイのWEBEXHIBITION(WEB展示会)による製品・サービスのマッチングサービス SEMI-NET(セミネット)