セミナー概要

　2019年には7nmの量産が立ち上がり、5nmプロセスもリスク生産が開始されています。研究開発の中心は3nmプロセスに向かっていますが、そこにはデバイススケーリングの限界が迫っています。
　限界突破のため、ゲート構造それまでのFinFETからナノワイヤ/ナノシートを利用した3次元積層 ゲートオールアラウンド(GAA)構造への移行、使用されるプロセス、材料でも大改革が見込まれています。
　例えば、配線材料では新たな方向が見えてきました。
　今回のセミナーでは、限界突破のための最先端のデバイス、プロセス技術について第一線の技術者、研究者を迎えて解説していきます。奮ってご参加下さい。

下記セミナーは、盛況のうちに終了いたしました。
講師の皆様並びにご受講いただいた皆様、誠に有難うございました。

厚く御礼申し上げます。

開催日時 2019年10月7日（月）10:00〜17:00
会場（アクセス） 「連合会館（旧名称：総評会館）」 201会議室
（東京メトロ千代田線 新御茶ノ水駅 B3出口直結）
定員 50名
受講料 48,000円 （税別）※テキスト、昼食、コーヒー代含む

プログラム

時間 セミナー内容（一部変更する場合がございます）
10:00−12:00

「最先端デバイスの最新プロセス技術」

東京工業大学　工学院　電気電子系　電気電子コース　教授　若林 整氏

12:00−13:00 昼食
13:00−15:00

「配線スケーリングの限界突破のための配線材料、絶縁膜、CMP技術、洗浄技術」

IBMリサーチ　プリンシパル・リサーチ・スタッフ・メンバー 野上 毅氏

15:00-15:15 コーヒーブレイク
15:15−16:50

「最先端デバイススケーリングの限界突破のためのCMP技術」

日立化成株式会社　機能材料事業部　研磨材料開発部　部長　近藤誠一氏

16:50−17:00 名刺交換

注意事項

◇お申込後、弊社より請求書をお送りいたします。受講料はセミナー前日までにお支払いください。
（支払サイクル等の関係でご都合が悪い場合はご相談ください）

◇開催７日前以降のキャンセルはお受けいたしかねますのでご了承ください。
（申し込まれた方がご都合の悪い場合は、代理の方がご出席ください）

◇受講に際して、受講証は発行しておりません。当日は受付にて御社名とお名前で確認致します。