近年、半導体業界ではチップレット技術の進化に伴い、検査技術の高度化が求められています。従来の単一チップ設計から多様なチップレット統合型システムへと移行する中、品質確保のための検査手法が重要な課題となっています。本セミナーでは、3次元電子モジュールの検査標準、最新のSoC検査技術、チップレットに特化した検査アプローチについて、専門家が詳しく解説します。急速に変化する市場ニーズに対応し、競争力を高めるための最新知見を得られる貴重な機会です。ぜひご参加ください。

プログラム

時間

セミナー内容(一部変更する場合がございます)

13:35〜14:35

「チップレットの動向とエレクトロニクス検査技術/三次元電子モジュール検査方法の国際標準」

講師:小島 智 氏(コジマイーデザインオフィス 代表)

1. チップレットの動向とエレクトロニクス検査技術について

チップレットの狙い、適用事例および設計標準の現況を概観し、チップレットの最新動向について共有する。その上でSoC検査技術から実装基板検査技術まで現在利用され実績のあるエレクトロニクス検査技術全体を整理して、チップレットの検査技術の現状と課題について解説する。

2. 三次元電子モジュール検査方法の国際標準について

三次元電子モジュールは、部品内蔵基板を積層実装する次世代技術であり、ヘテロ集積を実現する実装技術のひとつとして注目されている。世界に先駆けて三次元電子モジュールの検査方法を確立し、これをIEC国際標準規格とする活動を2016年から進めている。この成果として、三次元電子モジュールの電気的接続性検査方法に関する国際規格IEC 62878-2-602を2021年に発行した。次いで国際規格IEC 62878-2-603を本年2025年に発行予定である。この二つの検査方法について詳しく解説する。

14:35〜15:35

テスト技術の進化と未来

講師:杉浦 央樹 氏
(シーメンスEDAジャパン株式会社 技術本部 Tessent プロダクトマネージャー

  1. テストの黎明期1980年代~1990 年代
    ⅰ.  IBM LSSD
    ⅱ. IEEE 1149.1 JTAG
  2. 2000年以降における圧縮技術の登場
  3. 新しい故障モデルの必要性による圧縮技術の拡張
  4. デザインサイズの膨張に対する階層テスト
  5. より多くのテスト要件に対するパケット化スキャンテスト技術の登場
  6. 仮想テスタとしてのスキャン
    ⅰ.   物理解析技術の限界
    ⅱ.  診断から歩留まり解析へ
  7. 微細化の限界からのチップレット技術へ
    ⅰ.   チップレット化による歩留まり向上効果
    ⅱ.  テストで考慮すべき課題
  8. テストに対する次の課題
    ⅰ.   高信頼性テスト、SDC/SDE
    ⅱ.  高速IFを使ったin-systemテスト
    ⅲ. SLM

15:35〜15:50

休憩

15:50〜16:50

「チップレット検査技術」

講師:亀山 修一 氏(愛媛大学 客員教授)

チップレットは多数のチップを1 パッケージに集積する技術であり、従来からのチップ単体テスト手法だけでなく、チップレットのための新たなテスト手法が必要となる。本講座ではチップレットテストの全体概要、真のKGD(Known Good Die)選別のためのテスト手法、ウェーハプローブの課題と最新動向、インターポーザのテスト、システムレベルテスト、SDC(サイレントデータ破損)、チップレット相互接続テストのためのバウンダリスキャンとIEEE 1838 規格、UCIe 規格とTSV 接続障害リペア方式、ハイブリッドボンディングなど超狭ピッチTSV を評価するための新たな計測方法などを紹介する。

【講師紹介】

第一部:小島 智 氏(コジマイーデザインオフィス 代表)

1980年日立製作所入社、LSI設計技術の開発業務に従事し、退社後メンターグラフィックスおよびNECソリューションイノベータにてエレクトロニクス設計ツールと設計サービス事業を推進した。2015年コジマイーデザインオフィスを設立し現在に至る。また、2001年から国際標準団体IECにて国際コンビナーとしてエレクトロニクス設計標準言語に関わっている。

‐IEC TC91 WG12 国際コンビナー
‐JEITA実装技術標準化専門委員会 実装CAD標準化G 主査
‐エレクトロニクス実装学会 部品内蔵技術委員会 委員

第二部:杉浦 央樹 氏
(シーメンスEDAジャパン株式会社 技術本部 Tessent プロダクトマネージャー)

日本大学理工学部卒業後、LSI受託設計会社を経験し、2001年に旧メンター・グラフィックス社へ入社。
以降20年以上DFT/テスト業界に身を置く。

第三部:亀山 修一 氏(愛媛大学 客員教授)

1972 年富士通㈱入社、⼀貫して生産技術部門でサーバー/スパコン等の電子回路の試験技術/試験設備の開発に従事、2017 年退職。現在、愛媛大学客員教授、産総研客員研究員、JEITA 3D 半導体モジュールWG 委員、ミニマルファブ推進機構アドバイザ、富士通技術士会顧問、半導体関連企業等のコンサル、⻲⼭技術士事務所代表。
IEEE、電子情報通信学会、エレクトロニクス実装学会、日本技術士会等の正会員。IEEE ITC-Asia2023 Industrial co-Chair、エレクトロニクス実装学会の学会誌編集委員/バウンダリスキャン研究会主査。著書 : バウンダリスキャンハンドブック(⻘⼭社)ほか。博士(工学)、技術士(電気電子部門)

開催日時

2025年2月28日(金)13:30〜17:00

開催場所

【会場】プラザエフ(四ツ谷駅 より徒歩1分)
【オンライン】zoom

定員

会場 :40名
オンライン:200名

受講料

個人参加(会場/オンライン):30,800円(税込み)
5名までのグループ参加(オンラインのみ):63,800円(税込み)

◇お申込後、弊社より請求書をお送りいたします。御社の支払いサイクルに沿う形でお支払いをお願い致します。

◇開催7日前以降のキャンセルはお受けいたしかねますのでご了承ください。
(申し込まれた方がご都合の悪い場合は、代理の方がご出席ください)